云源設(she)(she)計(ji)系(xi)統是專為高云半導體FPGA芯片(pian)而配套(tao)的集(ji)成電路設(she)(she)計(ji)與實(shi)現工(gong)具。云源系(xi)統針(zhen)對高云FPGA芯片(pian)構架(jia)的低(di)(di)功(gong)耗、低(di)(di)成本特點進行了全面的優(you)化(hua)設(she)(she)計(ji)，覆蓋了從RTL電路功(gong)能(neng)描述到生成FPGA碼流文(wen)件的完(wan)整流程，包括(kuo)了優(you)化(hua)設(she)(she)計(ji)、自動(dong)設(she)(she)計(ji)、圖形(xing)交互設(she)(she)計(ji)等功(gong)能(neng)，具有性能(neng)優(you)越、容易使用(yong)等特點。
云源設(she)計系(xi)統主要功能：
● 軟(ruan)件系統支持高云FPGA芯片所有功能(neng)，覆蓋(gai)從RTL電路(lu)功能(neng)描(miao)述到生成(cheng)FPGA碼流文件的完整設計流程
● 綜(zong)合優化(hua)工具(ju)GowinSynthesis?支(zhi)持高性能的邏輯(ji)設計和綜(zong)合
● 自動設計和交互(hu)式圖(tu)形設計并(bing)用
; ● 支持Centos6.8/7.0/7.3/7.5(64bits)、Ubuntu18.04/20.04LTS、Win7/8/10/11、Win XP (32bits)系統
● 千萬門級軟件
● 支持VHDL、Verilog HDL和(he)System Verilog語(yu)言
● 支持高(gao)云產品優化的(de)芯片(pian)架構
● 具有獨創的(de)快速、高性能算法(fa)的(de)布局(ju)和(he)布線系(xi)統
● 精(jing)確的(de)時序分析和時序報告
● 時(shi)鐘(zhong)分析和控制保證了(le)更好的時(shi)序性能
● 支持各(ge)種時序約束(shu)和(he)物理約束(shu)
● 支持(chi)實(shi)時(shi)監測硬件電路信(xin)號(hao)并加以(yi)存儲，同時(shi)以(yi)時(shi)序波(bo)形圖直觀顯示
● 資源共享技術可提(ti)高芯片利(li)用率、降低成本
云源設計系(xi)統主要特點：
● 一體化設計
- 設(she)計可(ke)分階段完(wan)(wan)成(cheng)，也(ye)可(ke)一攬子自動完(wan)(wan)成(cheng)
- 可選(xuan)擇命令行模(mo)式(shi)或(huo)圖(tu)形(xing)交互模(mo)式(shi)完成設計
- 利(li)用(yong)腳本設(she)計，可靈活地(di)設(she)計任何單一模塊而不(bu)影(ying)響一體化設(she)計全程
● 優化設計
- 網表優化(hua)設計
- 快速(su)時(shi)序(xu)優化分析和設計
- 資源分析和優(you)化
● 分層設(she)計和分析
- 支持分層網表結構輸(shu)入(ru)和輸(shu)出
; - 同時支持扁平(ping)化網表結(jie)構(gou)輸入和輸出(chu)
- 分層圖(tu)形顯示、追蹤、分析(xi)網表
● 方便(bian)靈活(huo)的交互圖形設計
- 用戶界面簡單清晰
- 包(bao)含(han)項目(mu)、設計模塊(kuai)、工具(ju)和(he)輸(shu)出部分
- 設計約束輸入、選(xuan)擇和更新
- 快(kuai)速時序分析和報告
- Push button設計技術(shu)